PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-097698

(43) Date of publication of application: 09.04.1999

(51)Int.CI.

H01L 29/786

G02F 1/136

H01L 21/336

(21)Application number: 09-258821

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

24.09.1997


(72)Inventor: KAMAGAMI SHINICHI

(54) THIN-FILM TRANSISTOR

(57)Abstract:

PROBLEM TO BE SOLVED: To increase the on/off ratio by arranging a second gate electrode to be connected electrically with a first gate electrode, while covering a region between the breadthwise end part of the first gate electrode and the end part of a source-drain region, thereby reducing the off-time leak current.

SOLUTION: A first gate electrode 6 is formed on a gate insulation film 5 so as to cover an insulation film 8. A second gate electrode 9 is formed on the insulation film 8, while interposing the film 8 to cover the gate electrode 6 through the insulation film 8 and connected electrically with the gate electrode 6 through a contact hole H. An insulation film 10 is then formed on the electrode 9 and the insulation film 8. A contact hole 15 is made through the insulation film 10, the insulation film 8 and the gate insulation film 5 to reach a source region 2 and a drain region 3 and an electrode interconnection layer 11 is connected with the source region 2 and the drain region 3 through the contact hole 15. As a result of the structure, on/off ratio can be ensured without increasing power consumption.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平11-97698

(43)公開日 平成11年(1999)4月9日


(51) Int.CL.6	織別記号	PΙ		
H01L 29/78	86	HOLL 29/78 617 J	6 1 7 J	
G 0 2 F 1/13	36 500	G 0 2 F 1/136 5 0 0	500	
HOIL 21/3	36	H01L 29/78 616V	29/78 6 1 6 V	
		617A	617A	
		6 1 7 U		
		審査請求 未請求 菌求項の数3 〇	L (全 4 頁)	
(21)出顯番号	特顯平9-258321	(71) 出廢人 000003078	0003078	
		株式会社東芝		
(22)出願日	平成9年(1997) 9月24日	神奈川県川崎市幸区堀川町72番地		
		(72) 発明者 鎌上 信一		
		埼玉県深谷市機器町1丁目	埼玉県深谷市機器町1丁目9番2号 株式	
		会社東芝深谷電子工場内	芝深谷電子工場内	
		(74)代理人 弁理士 鈴江 武彦 (外	6名)	

(54) 【発明の名称】 薄膜トランジスタ

(57)【要約】

【課題】オフ時のリーク電流の低減によりオン/オフ比 を大きくする。

【解決手段】薄膜トランジスタは絶縁墓板1上に形成さ れる半導体層12と、半導体層1内にチャネル領域4を 挟んで互いに解問されるソースおよびドレイン領域2, 3と、半導体層12の表面を覆うゲート絶縁膜5と、チ ャネル領域4上にゲート絶縁膜を介して形成されるゲー ト電極部とを備え、ゲート電極部はゲート絶縁膜5上に 形成されソース領域2 およびドレイン領域3の間隔より も小さい幅を有する第1ゲート電極6と、第1ゲート電 極6上に層間絶縁膜8を介して荷層され、第1ゲート電 極6に電気的に接続されると共に第1ゲート電極6の幅 方向の端部とソースおよびドレイン領域2, 3の少なく とも一方の蜷部との間の領域を覆うように配置された第 2ゲート電極9とを有する。



(2)

【特許請求の範囲】

【請求項1】 ・ 絶縁基板上に形成される半導体層と、 前記半導体層内にチャネル領域を挟んで互いに健間されるソースおよびドレイン領域と、

1

前記半導体層の表面を覆うゲート絶縁膜と、

前記チャネル領域上に前記ゲート絶縁膜を介して形成されるゲート電極部とを備え、

前記ゲート電極部は前記ゲート絶縁膜上に形成され前記 ソース領域およびドレイン領域の間隔よりも小さい幅を 有する第1ゲート電極と、前記第1ゲート電極上に層間 10 絶縁膜を介して積層され、前記第1ゲート電極の電気的 に接続されると共に前記第1ゲート電極の幅方向の蟾部 と前記ソースおよびドレイン領域の少なくとも一方の蟾 部との間の領域を覆うように配置された第2ゲート電極 とを有することを特徴とする薄膜トランジスタ。

【請求項2】前記ソースおよびドレイン領域は前記第2 ゲート電極と同一の導電性材料からなる電極層にそれぞれ接続されるととを特徴とする請求項1に記載の薄膜トランジスタ。

【請求項3】前記半導体層はポリシリコンで構成される 20 ことを特徴とする請求項1に記載の薄膜トランジスタ。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、液晶表示装置において駆動電圧を固素電極に選択的に印加するスイッチング素子として用いられる薄膜トランジスタに関する。 【0002】

【従来の技術】図2は、液晶表示装置に組込まれる従来のコプレーナー型の薄膜トランジスタ(TFT)の断面構造を示す。図2に示すように、この薄膜トランジスタ 36は絶縁基板1の表面上に形成されるポリシリコンの半導体層12、この半導体層12内に形成される一対のソース・ドレイン領域2および3、これらソース領域2およびドレイン領域3間に形成されるチャネル領域4を有する。との薄膜トランジスタはさらに半導体層12の表面を覆い例えばシリコン酸化膜からなるゲート発極勝5、このゲート酸化膜上に形成されるゲート電極6、およびこのゲート酸化度上に形成されるゲート電極6、およびこのゲート酸位6を覆う層間絶縁膜20を有する。ソース領域2およびドレイン領域3の各々は、層間絶縁膜20およびゲート絶縁膜5を普通するコンタクトホール1 405を介して電極層11に接続される。

【0003】との薄膜トランジスタでは、ソース領域2 およびドレイン領域3がゲート電極6に対して自己整合 的に形成されており、ゲート電極6のゲート長とチャネ ル領域4のチャネル長とほぼ等しい長さを有している。 【0004】その動作において、例えばnチャネルTF Tの場合には、ソース領域2およびドレイン領域3間に 正電圧を印加することによりドレイン領域3からチャネ ル領域4を介してソース領域2にドレイン電流が流れ る。との状態がTFTのオン状態になる。また、ゲート 50 電極6を負バイアスすると、上述のドレイン電流が遮断されるオフ状態となる。尚、実際にはオフ時においてもわずかにリーク電流が流れる。このような薄膜トランジュースを表する。

スタをスイッチング素子として使用する場合には、オン 時とオフ時のドレイン電流の比、すなわちオン/オフ比 が一定の値以上となる範囲でゲート電圧を設定する。

[0005]

【発明が解決しようとする課題】しかしながら、上述し た従来の薄膜トランジスタにおいては、トランジスタの オフ時のリーク電流が大きいことが問題となってきた。 例えば、nチャネルTFTにおいて、オフ時にゲート電 極6に対して負バイアスが印加されると、ゲート電圧も よびドレイン電圧による電界がドレイン接合部に集中す る。このため、ドレイン接合部近傍のシリコン粒界のト ラップを介してキャリアがトンネリングし、リーク電流 が流れる。また、pチャネルTFTにおいて、オフ時に ゲート電極6に正パイアスが印加されると、ドレイン接 合部に電界集中が生じ、nチャネルTFTと同様にリー ク電流が発生する。このようなリーク電流の発生により オフ時の電流が上昇し、そのためオン/オフ比が小さく なるという問題が生じる。本発明の目的は、オフ時のリ ーク電流が低減されオン/オフ比を大きくすることが可 能な薄膜トランジスタを提供するこにある。

[0006]

【課題を解決するための手段】本発明によれば、絶縁基板上に形成される半導体層と、半導体層内にチャネル領域を換んで互いに離聞されるソースおよびドレイン領域と、半導体層の表面を覆うゲート絶縁膜と、チャネル領域上にゲート絶縁膜を介して形成されるゲート電極部はゲート絶縁膜上に形成されソース領域およびドレイン領域の間隔よりも小さい幅を有する第1ゲート電極と、前記第1ゲート電極に電気的に接続されると共に前記第1ゲート電極の帽方向の端部と前記ソースおよびドレイン領域の少なくとも一方の端部との間の領域を覆うように配置された第2ゲート電極とを有することを特徴とする薄膜トランジスタが提供される。

【0007】この薄膜トランジスタでは、第1ゲート電極がソースおよびドレイン領域から離れるように後退し、この第1ゲート電極の代りに第2ゲート電極が第1ゲート電極とソースおよびドレイン領域との間の領域に電界を印加する。この第2ゲート電極は層間絶縁時により第1ゲート電極よりも半導体層から離されるため、この第2ゲート電極との間の領域に印加される電界の集中が従来の薄膜トランジスタの場合に比べて緩和される。従って、薄膜トランジスタがオフした状態でチャネル領域に流れるリーク電流を抑制することができる。

[8000]

【発明の実施の形態】以下、本発明の一実施形態に係る 薄膜トランジスタを図1を参照して説明する。との薄膜 トランジスタは液晶表示装置において駆動電圧を画素電 極に選択的に印創するスイッチング素子として用いられ る。図1はこの薄膜トランジスタの断面構造を示す。こ の薄膜トランジスタは、ガラス板や石英板などの絶縁基 板1をベースにして製造される。すなわち、絶縁垂板1 の表面上には、ポリシリコンなどの半導体層12が形成 され、この半導体層12の表面領域に一対のソース領域 2およびドレイン領域3と、その間にチャネル領域4と 10 が形成される。半導体層12の表面上には、シリコン酸 化膜(SiO₂)などからなるゲート絶縁膜5が形成さ れる。さらに、ゲート絶縁膜5の表面上には第1ゲート 電極6が形成されている。そして、このゲート電極6な どの表面上にはシリコン酸化膜などからなる絶縁膜8が その表面を覆うように形成されている。さらに、絶縁膜 8の表面には第2ゲート電極9が形成される。このゲー ト電極9は絶縁膜8を介在してゲート電極6を覆いさら にチャネル領域4のオフセット区間Xに延出するように 形成され、ゲート電極6にコンタクトホール目を介して 20 電気的に接続される。さらに、電極9 および絶縁膜8の 表面上にはシリコン酸化膜 (S + O2) などからなる絶 縁購10が形成されている。また、絶縁膜10. 絶縁膜 8およびゲート絶縁膜5中にはソース領域2およびドレ イン領域3に達するコンタクトホール15が形成されて おり、このコンタクトホール15を通して電極配線層1 1が各々ソース領域2およびドレイン領域3に接続され ている。

【0009】本実施形態による薄膜トランジスタゲート 電極は、以下のような構造を有している。まず、ゲート 電極6は、例えばアルミニウム(A1)あるいは不純物 がドープされたポリシリコンなどから構成される。ゲー ト電極6のゲート長はチャネル領域4のチャネル長より 短く形成されており、この結果、チャネル領域4の両端 とゲート電極6との間にオフセット区間Xが構成されて いる。このゲート電極6には薄膜トランジスタをオン/ オフさせるための所定のゲート電圧が配線層(図示せ ず)を運じて印加される。

【0010】このような電極構造において、ゲート電極 6に負バイアス電圧が印加された場合には、電極9にも 40 同じ電圧が印刷される。このため、チャネル領域にはゲ ート電極6からの電界がかかり、また、オフセット区間 Xに対応するチャネル領域4の部分には電極9からの電 界がかかることになる。オフセット区間又に対応するチ ャネル領域4の部分と電極9の間にはゲート絶縁膜5の 他に絶縁膜8があるため、その分小さい電界がかかるこ とになる。

【①①11】このようにソース領域2およびドレイン領 域3の近傍のチャネル領域4(特にドレイン領域3近 傍)においては、ゲート電極6のゲート電圧を印加した 50

場合に比べ、その領域に生成される電界の集中を緩和す るととができる。この結果、電界集中に起因するリーク 電流の発生を低減することができる。また、pチャネル TFTの場合には、オフ時にゲート電極6に正バイアス の電圧が印加されると、オフセット区間Xでの電圧降下 によりチャネル領域鑑とドレイン領域端との間の電界集 中が緩和される。そして、リーク電流の発生が低減され る。また、ゲート電極9に正バイアス電圧を印加した場 台には、電極9にも同じ電圧が印加される。その結果、 チャネル領域4およびオフセット区間Xにキャリアが誘 起されて所定のオン電流を得ることができる。このよう に、本発明の実施形態による薄膜トランジスタは、オフ 時のリーク電流を低減することによりオン/オフ比を増 大することができる。このため、トランジスタのオフ時 にゲート電極6に印加するゲート電圧と、オン時にゲー ト電極6に印加するゲート電圧との電圧差を大きくする ことなく必要とされるオン/オフ比を確保することがで きる。このため、ゲート電圧の増大による消費電力の増 加をきたすことなく所望のオン/オフ比を確保すること ができる。尚、電極配線層11をゲート電極9と同一の 導電性材料で構成すれば、これらを単一の製造工程で形 成することが可能である。

[0012]

【発明の効果】以上のように、本発明による薄膜トラン ジスタでは、第1ゲート電極に加えてチャネル領域のオ フセット区間に延出する第2ゲート電極を形成し、これ ちを電気的に接続したことにより、ゲート負バイアス時 にオフセット領域での弯圧降下によりチャネル端とドレ イン端との間の電界集中を緩和し、トランジスタのオフ 時のリーク電流を低減することができる。このため、ゲ ート電圧の増大による消費電力の増加をきたすことなく オン/オフ比の大きい薄膜トランジスタを実現すること ができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る薄膜トランジスタ の構造を示す断面図である。

【図2】従来の薄膜トランジスタの構造を示す断面図で ある。

【符号の説明】

- 1…絶縁基板.
- 2…ソース領域.
- 3…ドレイン領域、
- 4…チャネル領域、
- 5…ゲート絶縁膜、
- 6…第1ゲート電極、
- 8…絶縁膜、
- 9…第2ゲート電極、
- 10…絶縁膜.
- 11…電極配線層
- 12…半導体層。

(4)

特闘平11-97698

